岗位职责
1.主要从事逻辑综合，形式验证，STA signoff等工作，负责SDC，UPF等约束文件;
2.负责clock/reset方案，low power方案等工作;
3.协同前后端、DFT工程师，完成芯片Tape Out时序收敛，协助后仿真验证。
任职要求
1.本科及以上学历，集成电路/微电子/电子信息/通信工程等相关专业；1-3年工作经验或优秀应届生;
2.具有良好的沟通能力和团队合作精神;
3.熟悉数字电路设计流程，熟悉verilog，system verilog，熟悉shell/TCL/Perl/Python至少一种脚本语言;
4.熟悉DC/PT/Formaliy/LEC等主流EDA工具;
5.熟悉DFT者优先。
福利待遇：
1.按国家规定入职缴纳六险一金；
2.底薪+餐补+绩效+年终奖+股权激励；
3.定期体检，员工活动，节日福利；
4.弹性工作，专业培训。
