前端设计工程师（偏综合与验证）

杭州芯旗电子技术有限公司

福利待遇

周末双休 弹性工作 节日福利 五险一金 年终奖金 休假制度 法定节假日

岗位描述

1、精通 SYNOPSYS 的 DC 和 PT，有 3 年以上近期开发经验；

2、熟练掌握 VERILOG-HDL 语言；

3、熟悉 SystemVerilog 语言;

4、熟悉 spyglass,nLint 等 EDA 工具,Perl/Shell/Tcl 脚本；

5、熟练掌握 VCS 或 MODELSIM 仿真；

6、熟悉后端 EDA 工具和后端设计流程，可以与后端设计人员无缝沟通对接；

7、具有良好的团队合作意识；

8、能抗压力