资深高速互连设计工程技术岗

湃方科技（北京）有限责任公司

福利待遇

优惠午餐 五险一金 年终奖金 休假制度 法定节假日

岗位描述

岗位职责：

1、根据芯粒间高速互连要求，研制规范编写物理层/链路层/协议层设计需求；

2、控制器RTL代码设计和协议开发验证，配合FPGA系统平台搭建和验证

3、负责高速互连物理层/链路层/传输层计划的制定，并根据项目的特点制定不同的设计和验证策略、方案；

4、熟练使用Verilog, SystemVerilog, AMS等编译工具，高效率的实现芯片互连功能及性能验证，完成设计任务和Issue Debug，合理规划成果清单和交付节点；

5、负责UVM系统级验证平台的搭建、验证用例的开发与调试；

6、负责芯片互连系统测试规范和质量检查。

任职资格：

1、电子、通信、计算机、光通信等相关专业，硕士学历及以上，经验丰富者可放宽至本科，至少5年以上经验；

2、具备多年协议开发验证经验，有CXL/UCIe设计经验者优先考虑

3、有SoC级项目验证经历，具备高速SerDes/Ethernet/车载等高速协议设计经验；

4、熟练使用数字/模拟IC设计的EDA工具，混合信号联合仿真，验证，调试；

5、熟悉Linux系统，使用Shell/Perl/Makefile等脚本语言搭建平台，验证重要功能；

5、精通UVM验证方法学；

6、热爱本职工作，具有良好的沟通表达能力和团队合作精神。