公司信息
学士路626号卓悦大厦626号1612室
1. 熟悉systemverilog/verilog硬件描述语言
2. 熟练的C语言，能理解C语言与汇编代码之间的关系
3. 扎实的数字电路知识，能理解状态机，寄存器编程模型。
4. 熟悉计算机体系结构，了解ALU，PC，流水线等概念。
后面是加分项
5. 了解汇编语言，对计算机指令集有所了解。熟悉或了解过ARM/MISP/RISCV中任意一种或者其他指令集架构和汇编指令。
6. 熟悉linux工作环境，熟悉synopsys工具
7. 熟悉 bash/python/tql之类的脚本工具
