1.参与SOC/IPDFT(Design-For-Test)架构规划,design,implementation,ATPG,patternsimulation,diagnosis等
2.研究SOC/IP最先进的DFT设计架构和方法学技术
3.开发新的DFT流程和in-house方法,并应用到多个SOC/IP
4.协助解决SOC在DFTimplementation&silicontest过程中遇到的问题

1.计算机/电子信息工程或相关领域，本科/硕士及以上学历,三年或以上ASIC领域工作经验
2.熟悉Verilog，熟悉ASIC前端设计的流程
3.具备可测性设计理论知识和概念
4.熟悉SynopsysDC/DFTC/TetraMAX/VCS或MentorTessent平台的使用
5.熟悉脚本语言开发：Makefile/Tcl/Perl/Python等
6.具备良好的英文交流技巧和Presentation经验
加分项：
1.具备ASIC设计经验，如：RTLcoding,Synthesis,P&R,STAtimingsignoff,IRAnalysis等经验者优先
2.熟悉IEEE1149.1/1149.6/1500标准,有boundaryscan经验者优先
3.熟悉SpyglassDFT工具分析RTLtestability/DRCcheck者优先
4.熟悉SynopsysDFTMAX/MentorEDT测试压缩架构,精通STIL语言者优先
5.熟悉主流的ATE（UltraFlex/V9300）测试开发flow,patternconversion,Timing-set,patterndebug,Shmoo等工作者优先