公司信息
合肥市高新区皖水路615号
岗位职责：
1.参与最新工艺下芯片前端Design Flow等相关IC Integration整合工作
2.参与SOC/Sub-System层级架构规划, 设计规则检查, Synthesis, LEC, Timing Sign-off, Timing ECO, Low Power Check等工作
3.协助后端APR工程师解决SOC在Physical Implementation过程中遇到的问题
任职要求：
1.微电子、计算机、电子工程、通信等相关领域，本科优秀者或硕士及以上学历, 两年或以上ASIC领域工作经验
2.熟悉Verilog，熟悉ASIC前端设计流程, 具备扎实的数字电路理论基础和动手能力以及创新能力
3.熟悉脚本语言开发：Makefile/Tcl/Perl/Python等
4.具备良好的英文交流技巧和Presentation经验
5.具备认真细致的工作态度，对技术充满好奇心，勇于承担责任
