公司信息
岗位要求： 1、负责ASIC或Block模块的Netlist到GDS T/O 的P&R实现。 2、负责ASIC 顶层的floorplanning，power plan, partition，timing budgeting以及全芯片的clock tree 规划和实现。 3、结合项目要求和设计人员支持，完成高质量的Floorplan, CTS 等工作。 4、负责面积优化，Routing，时序分析与收敛，IR分析等工作，独立完成signoff 和Tapeout。 5、参与flow设置，P&R阶段的项目管理，工作分配等，能够积极和Block owner以及客户协调项目进度以及解决项目中的关键issue。 任职要求： 1、熟悉Linux 开发环境及常用Linux 下文本编辑工具，熟悉Tcl/Perl 等脚本语言。 2、熟悉Innovus/Innovus、PrimeTime和Calibre等EDA工具，精通CTS和时序修复等。 3、本科及以上学历，3年及以上芯片后端顶层设计工作经验。 4、40nm及更先进工艺经验、SOC Top 的芯片流片经验、熟悉DDR、PCIe、Serdes等IP经验者优先。 5、认真的工作态度、良好的工作积极性和责任心。良好的逻辑思维能力和文档撰写能力。
