岗位职责:
1、负责时序约束开发、设计综合、布局规划、电源网络规划、时钟树生成、布线实现、时序分析、IR风险和物理验证工作,保证综合及布局布线后的PPA指标最优;
2、主导后端实现流程过程自动化的开发与维护;主导后端实现的设计方法学构建与更新;
3、参与前端时钟树和复位树的设计,参与特殊时序约束的开发与验证,参与后端封装设计和ESD规划,保证芯片封装设计的可行性并满足可靠性要求;参与公司不同工艺sign-off标准制定,确保后端时序和IR满足要求参与前端时钟树和复位树的设计,参与时钟树生成设计和规划,参与特殊时序约束开发,参与sign-off 标准制定,确保后端实现时序满足要求。
任职要求:
1、硕士及以上学历,微电子、电子信息等相关专业,3年以上相关工作经验;
2、熟悉HDL语言,了解RTL编码规则和设计规,掌握后端实现流程与规范;
3、精通SDC和TCL, 熟悉make 和 shell编程并能够开发自动流程;
4、精通DC/PT/PR工具(icc/innovas),熟练使用形式验证工具;熟悉常用IR分析工具和PV验证工具;
5、熟悉常用工艺的signoff要求和标准,掌握后端设计和分析方法学,了解封装相关工艺和要求;
6、积极主动,具有较强的学习能力,良好的团队沟通能力以及团队协作能力。


Copyright C 2003~2026 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区广顺南大街16号院2号楼16层1819 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.