数字后端工程师

1、6年以上数字后端设计经验。

2、能够主导芯片后端设计流程，包括综合、布局布线（Place & Route）、时钟树综合（CTS）、时序收敛（Timing Closure）、功耗优化（Power Integrity）、物理验证（DRC/LVS）等。

3、确保芯片在PPA（Performance, Power, Area）和可靠性（Reliability）方面达到设计指标。

4、确保DRC/LVS/ERC/ANT规则100%通过，熟悉DFM（可制造性设计）规则。解决信号完整性（SI）、电迁移（EM）、热效应等可靠性问题。

5、优秀的脚本开发能力和后端全流程环境搭建能力。

6、精通后端全流程工具（如Innovus/ICC2, PrimeTime, StarRC, Calibre等）。

7、能解决复杂时序问题（如跨时钟域、OCV/AOCV/POCV分析、高频时钟树优化）。精通SDC约束编写和时序例外（False Path/Multicycle Path）处理。

8、深入理解低功耗设计方法（UPF/CPF），熟悉功耗仿真流程。