1. 负责数字电路模块验证和芯片系统验证；
2. 根据design spec编写验证spec，搭建验证平台和环境，编写testplan和testcase；
3. debug仿真中出现的问题，验证case的regression，提高验证coverage；
任职要求：
1. 本科及以上学历，电子、通信、计算机或微电子专业，1年以上工作经验；
2. 熟练掌握Verilog、System Verilog等编程语言，有扎实的数字电路基础；
3. 熟悉UVM/VMM（二者至少一种）验证方法；
4. 熟悉基本通讯系统和SOC原理，了解ASIC设计流程；
5. 有Perl, Matlab, C, C++, System C经验者优先。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
