主要职责：
1. 负责从netlist到tapout的数字后端物理实现。
2. 负责芯片的整体规划，包括面积评估、布局、电源地网络、关键模块摆放、可靠性设计规划。
3. 负责版图设计，包括时序收敛、功耗收敛、SI收敛、ANT收敛、可靠性设计、数据整合、CTS、APR、FloorPlan。
4. 负责版图验证，包括DRC、LVS、ERC等。
5.负责数据流片交互，包括后端评审、版本管理、导出GDS、并tapeout。
6.协助电路工程师进行相关约束和功能确认。
7.对后端常用库文件进行检查和转换，包括比如：lib、spice、lef、def、gds、cdl。
任职要求：
1.2年以上数字后端物理实现工作经验，有完整成功流片经验。
2.熟悉Synopsys/Cadence/Calibre后端设计流程和TimingSign-off流程。
熟悉时序分析，熟悉常见约束，熟悉功耗分析和物理验证流程。
Copyright C 2003~2026 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区广顺南大街16号院2号楼16层1819 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
