资深SOC芯片设计工程师

岗位职责：

1.      深度参与SOC芯片全流程设计，主导从需求分析、顶层架构定义到模块划分、接口设计的全链路工作，结合产品场景平衡性能、功耗、面积（PPA）及成本指标，输出具备创新性与可行性的架构方案。

2.      负责关键模块的RTL编码、仿真验证及集成工作，精通Verilog/SystemVerilog语言，严格遵循代码规范，保障设计的可综合性与可扩展性，主导解决模块级与系统级的功能、时序问题。

3.      主导SOC总线架构（如AMBA AXI/AHB/ACE、NoC）设计与优化，负责DDR4/LPDDR5/PCIe/USB等高速接口的集成与性能调优，开展带宽需求分析与瓶颈排查，保障系统数据传输效率。

4.      制定低功耗设计策略并落地实施，包括时钟门控、电源域管理、CPF/UPF定义等，协同后端团队完成时序收敛、功耗优化及物理实现相关工作，推动芯片从设计到流片量产的顺利交付。

5.      负责第三方IP的评估、选型、集成与验证，协同IP供应商解决兼容性问题，主导芯片级集成测试与FPGA原型验证，确保IP模块与系统的稳定协同。

任职要求：

1.      本科及以上学历，电子工程、微电子、计算机科学及技术等相关专业，硕博学历优先。

2.      8年以上数字芯片设计经验，其中至少5年SOC芯片设计相关经验，具备完整的从架构设计到流片量产的项目经验，有3款及以上成功量产芯片案例者优先。

3.      精通Verilog硬件描述语言，具备优秀的模块化设计能力与代码风格，熟悉Lint/Formal/CDC等前端设计检查流程。

4.      深入理解SOC设计流程，熟悉AMBA总线协议、Cache/Memory子系统、时钟/复位域管理，至少精通1中高速接口（DDR/PCIe/USB/HDMI等）的设计与集成技巧。

5.      具备丰富的低功耗设计经验，熟悉时钟门控、电源域划分、低功耗仿真验证方法，能够独立完成低功耗方案的设计与落地。

6.      熟练使用Synopsys/Cadence等主流EDA工具，具备RTL仿真、逻辑综合、时序分析（STA）、IP集成等实操能力。

7.      熟悉RISCV/ARM CPU架构设计与集成，具备NOC设计、高性能计算架构优化经验者优先。

8.      具备Python/TCL/Perl等脚本开发能力，有复杂SOC系统级性能优化、瓶颈分析经验者优先。

9.      综合能力：具备优秀的系统思维、问题解决能力与技术攻坚能力，良好的跨团队沟通协调能力，责任心强，能承受一定项目压力。