职位职责:
从事储器产品的数字电路设计；
模块级的数字电路功能定义、verilog代码编写、仿真、综合、时序分析；
模拟电路的行为级仿真模型建模，数模混合仿真；
协助数字版图设计工程师完成版图的布局布线设计工作；
制定相应模块的测试方法、测试规格，协助测试工程师完成测试验证工作。
资格要求 :
本科及以上学历，理工科专业；
在校期间成绩优良，具备良好的沟通和学习能力；
有SPI协议知识背景、熟悉linux、shell操作命令者优先。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
