职位描述:
1、 独立完成逻辑设计任务,包括模块的规格定义、模块架构及微架构设计、RTL编码、仿真和综合。
2、 完成设计模块的底层模拟。
3、 辅助正确性验证和物理实现。
职位要求:
1、 本科及以上学历,计算机科学或电子工程相关专业
2、 3年及以上集成电路逻辑设计工作经验
3、 熟悉Verilog HDL编程,深入了解ASIC设计流程的所有阶段
4、 富有事业心和团队合作精神
5、 沟通表达能力良好
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.