IC设计工程师

一、岗位职责

1.架构与规格定义：深度参与新一代高性能服务器CPU SOC芯片的架构设计，主导并完成SOC芯片的详细设计规格定义与落地，保障算力、吞吐量等核心性能指标达标。

2.芯片前端设计实施：负责芯片前端设计全流程工作，涵盖子系统方案设计，模块RTL设计、时钟复位系统设计、低功耗方案设计，SDC约束编写、UPF定义、SOC集成及综合实现等核心环节。

3.性能功耗面积（PPA）优化：负责模块及子系统的性能、功耗、面积评估工作，结合设计需求与工艺特性，制定并执行针对性优化方案，确保芯片PPA指标达成预期目标。

4.验证与后端协同：深度参与SOC模块级及系统级验证工作，保障设计逻辑的正确性；同步参与芯片后端迭代流程，开展性能分析、功耗分析等工作，协助后端团队解决设计瓶颈。

5.全流程技术支撑：深度参与芯片验证、后仿、底层软件开发联调工作，配合完成芯片回片测试、量产导入等全生命周期相关环节，提供前端设计层面的技术支持与问题排查。

二、任职要求

1.专业背景：计算机体系架构、微电子、电子工程、通信工程等相关专业，本科及以上学历。

2.项目经验：具备完整的SoC设计开发流程经验及成功流片案例，拥有先进工艺（7nm及以下）下大型高性能服务器CPU芯片成功量产经验者优先，深刻理解高性能服务器芯片设计需求与技术痛点者加分。

3.总线协议掌握：精通CHI、ACE、AXI4/5、AHB、APB等主流总线协议，具备基于协议的子系统设计与集成能力。

4.设计能力要求：对芯片时序、功耗、面积（PPA）优化有深刻理解与丰富实践，拥有SoC设计与验证经验，能独立解决设计中的复杂技术问题。

5.工具与流程熟练：熟练掌握芯片前端设计全流程工具的使用，包括Lint/Spyglass检查、CDC跨时钟域分析、Synthesis综合、STA时序分析及PR布局布线相关流程，具备工具链优化意识。

6.加分项：具备ARM CPU/CMN/GIC/MMU、DDR、PCle、CXL、UCIe等协议的集成设计经验；拥有AI、NOC、CPU、GPU、NPU、低功耗子系统等设计与集成经验。

7.优先条件：有高性能ARM服务器CPU、高端计算芯片或其他先进工艺复杂芯片量产经验者优先，具备大规模并行计算、高带宽低延迟服务器芯片设计经验者优先。