1、精通 SYNOPSYS/CANDENCE/MENTOR 的后端工具，如 SYNOPSYS 的 DC/PT/FM/ICC
等，CANDENCE 的 REDHAWK，MENTOR 的 CALIBRE/TESSENT，有 3 年以上近期开
发经验；
2、根据电路前端设计需求，进行模块级版图设计；
3、负责进行版图布局规划，实现顶层版图拼接；
4、负责版图的寄生参数提取、时序收敛、物理验证及 Tape Out 其他相关工作；
5、熟悉 Linux 操作系统；熟练使用 bash、csh、perl、tcl 中某一门脚本语言；
6、具有 45nm 及以下工艺版图设计经验者优先；
7、具有良好的团队合作意识;
8、能抗压力
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
