Responsibilities 参与讨论CIS(CMOS图像传感器) ASIC芯片的产品规格; 参与讨论CIS(CMOS图像传感器) ASIC芯片的架构设计, 软硬件划分; 参与验证计划的讨论和实施, 制定模块/芯片级设计文档; 模块/系统硬件功能实现, 模块设计的仿真,芯片级低功耗设计实现; FPGA验证、综合及静态时序分析等; 为软件和系统设计团队提供技术支持,配合测试部门完成芯片的量产测试; 协助公司IC开发流程的完善。 Requirements 电子类相关专业研究生以上学历; 熟练使用Verilog, System Verilog等硬件设计语言; 量产芯片的ASIC芯片设计开发经验; SOC系统结构和电路实现, 尤其是低功耗设计的电路实现; 相关设计, 仿真验证工具的熟练使用(Design Compiler, Prime Time, VCS/NC); 熟悉ASIC设计实现流程, 能够独立完成模块级/芯片级网表实现和timing检查。 Preferred CIS芯片开发经验; Image Signal Process(ISP)模块设计经验; 脚本编程语言 Python/Bash/Tcl; 算法/系统级编程实现背景知识和经验: Matlab,SystemVue, SystemC; 有跨文化的技术团队协作经验者优先; 英语听写熟练,可作为工作语言者优先。
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址:北京市朝阳区将台路5号院1号楼2层2010室 EMAIL:wangtingting@eetop.com.cn
Powered by PHPYun.