资深数字后端工程师

1.芯片后端物理实现

负责芯片整体布局规划(Floorplanning)和布局布线(Place&Route)

进行时序分析(STA)并解决时序收敛问题

执行功耗分析(PowerAnalysis)和优化

完成版图验证(LVS/DRC)和物理验证

参与芯片tape-out前的质量把控

2.PPA优化

与前端设计团队协作,从后端角度提出PPA优化建议

优化模块级别和芯片级别的面积利用率

实施低功耗设计策略(多电压域、时钟门控、功耗门控等)

评估并优化关键路径timing,提升芯片性能

进行IR Drop分析和信号完整性分析

3.前端设计对接

参与芯片规格定义和架构设计,提供后端实现可行性评估

与前端工程师协作,完成RTL到GDSII的物理实现

评估设计约束(Constraints)的合理性,提出优化建议

协调解决前后端协作中的技术问题

支持芯片验证和调试工作

4.DFT设计对接

参与时钟复位的开发

与DFT工程师协作,实现扫描链(ScanChain)、

配合完成ATPG(自动测试向量生成)相关工作

确保测试模式下的时序和信号正确配置

支持芯片测试向量验证和良率分析