职位描述：
1. 参与制定完整的SoC/ASIC芯片DFT方案；
2. 完成DFT电路设计的实现与验证，包括Scan、Mbist、Bscan、ATPG和测试向量生成等；
3. 完成DFT模式的时序约束，协助P&R完成DFT STA/Power Signoff；
任职要求：
1.熟悉Verilog、DFT理论和方法，熟悉综合和STA等ASIC实现流程；
2.熟练使用Mentor或Synopsys 的DFT EDA工具使用；
3.能够熟练使用 Perl（Python）、Tcl 和 Shell 脚本优先；
4.具有分析、追踪和解决覆盖率损失、ATE测试失效等问题的能力，有过支持ATE良率分析工作经验优先；
公司提供有完善的福利待遇和完善的培训体系以及充足的个人发展空间。
期待您的加入！
Copyright C 2003~2023 All Rights Reserved 版权所有 eetop 京ICP备2021015159号-1
地址：北京市朝阳区将台路5号院1号楼2层2010室 EMAIL：wangtingting@eetop.com.cn
Powered by PHPYun.
